全職
碩士以上
面議(經常性薪資達 4 萬元或以上)
工作項目 :
SERDES演算法工程師
應徵條件 :
1. SERDES transceiver architecture or algorithm design.
2. Channel and impairment modeling.
3. System performance qualification and verification.
4. Familiar with Matlab, Verilog, C-lang, optional (better if yes) Verilog-A and Spectre.
(MD17C0039)
法定項目:
福利制度:
更多說明:
注意!福利項目可能依不同職缺有所不同,實際職缺福利請依面試時與公司面談結果為準